特許
J-GLOBAL ID：200903005161545756

論理回路

発明者：
前川 敏一

前川 敏一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平3-013749
公開番号（公開出願番号）：特開平6-343033
出願日： 1991年01月11日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】 電源電圧VDDを低くしたり、或いはゲート酸化膜を厚くしたりすることなくCMOSトランジスタの耐圧を向上させるようにする。【構成】 ダイオード接続したMOSトランジスタをCMOSトランジスタの電源側およびグランド側にそれぞれ接続し、出力信号の電圧値がハイレベル側において上記ダイオード接続トランジスタのしきい値電圧分だけ低下させるようにするとともに、ローレベル側においては上記CMOSトランジスタのしきい値電圧分だけ上昇させるようにして、上記CMOSトランジスタを構成する各トランジスタのゲートとドレインとの間、ゲートとソースとの間、およびドレインとソースとの間に印加される電圧値を低下させる。
請求項（抜粋）：
PMOSトランジスタとNMOSトランジスタとからなるCMOSトランジスタにより構成される回路本体部と、上記PMOSトランジスタと電源との間に、ダイオード接続されて設けられている第1のレベルシフト用MOSトランジスタと、上記第1のレベルシフト用MOSトランジスタと同様にダイオード接続された状態で上記NMOSトランジスタとグランドとの間に設けられている第2のレベルシフト用MOSトランジスタとを具備することを特徴とする論理回路。
IPC (2件)：
H03K 19/003 ,  H03K 19/0948
引用特許：
審査官引用 (4件)
  • 特開昭60-247900
  • 特開平2-034970
  • 特開昭60-247900
全件表示

前のページに戻る

TOP

BOTTOM