半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：酒井宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2004-222482
公開番号（公開出願番号）：特開2006-041397
出願日： 2004年07月29日
公開日（公表日）： 2006年02月09日
要約：

【課題】深さの異なる溝に絶縁膜を埋め込んで素子分離を形成するに際して、各素子分離の半導体基板表面からの高さを均等とし、高品質の半導体装置を製造する半導体装置の製造方法を得ること。【解決手段】半導体基板上に第1〜第3のマスク層を形成し、第3及び第2のマスク層において深さの深い第1の素子分離及び深さの浅い第2の素子分離の対応領域をエッチングし、第1のマスク層において第1の素子分離の対応領域をエッチングし、第3及び第1のマスク層をマスクとして半導体基板における第1の素子分離の形成領域をエッチングして第1の溝を形成し、第1のマスク層における第2の素子分離に対応する領域をエッチングし、第3のマスク層をマスクとして半導体基板における第1の素子分離及び第2の素子分離の形成領域をエッチングして第2の溝を形成すると共に第1の溝をさらに深堀し、第1の溝及び第2の溝に絶縁膜を埋め込み、絶縁膜を平坦化する。【選択図】図11

請求項（抜粋）：

半導体基板上に、該半導体基板のエッチングを行う際のエッチングマスクとなる第1のマスク層を形成する工程と、前記第1のマスク層上に、該第1のマスク層とのエッチング選択比が高い第2のマスク層を形成する工程と、前記第2のマスク層上に、前記第1のマスク層および前記半導体基板のエッチングを行う際のエッチングマスクとなる第3のマスク層を形成する工程と、前記第3のマスク層と前記第2のマスク層とにおける、深さの深い第1のトレンチ素子分離および深さの浅い第2のトレンチ素子分離の形成領域に対応する領域をエッチング除去する工程と、前記第1のマスク層における、前記第1のトレンチ素子分離の形成領域に対応する領域をエッチング除去する工程と、前記第3のマスクおよび第1のマスクをエッチングマスクとして前記半導体基板における前記第1のトレンチ素子分離の形成領域をエッチング除去して前記第1のトレンチ素子分離形成用の第1のトレンチ溝を形成する工程と、前記第1のマスク層における、前記第2のトレンチ素子分離の形成領域に対応する領域をエッチング除去する工程と、前記第3のマスク層をエッチングマスクとして前記半導体基板における前記第1のトレンチ素子分離および第2のトレンチ素子分離の形成領域をエッチング除去して前記第2のトレンチ素子分離形成用の第2のトレンチ溝を形成するとともに前記第1のトレンチ溝をさらに深堀する工程と、前記第1のトレンチ溝および前記第2のトレンチ溝に絶縁膜を埋め込む工程と、前記絶縁膜を平坦化する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/76 , H01L 27/10 , H01L 21/824 , H01L 27/108

FI (3件)：

H01L21/76 L , H01L27/10 481 , H01L27/10 681D

Fターム (25件)：

5F032AA35 , 5F032AA44 , 5F032AA45 , 5F032AA77 , 5F032BA03 , 5F032CA03 , 5F032CA17 , 5F032DA02 , 5F032DA22 , 5F032DA25 , 5F032DA33 , 5F032DA53 , 5F032DA78 , 5F083AD00 , 5F083BS00 , 5F083CR00 , 5F083EP00 , 5F083FR00 , 5F083GA27 , 5F083NA01 , 5F083NA06 , 5F083PR40 , 5F083PR42 , 5F083PR52 , 5F083ZA03

引用特許：

出願人引用 (1件)

特開昭60-226136号公報

前のページに戻る