フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法

発明者：
出願人/特許権者：
代理人 (1件)：小林将高
公報種別：公開公報
出願番号（国際出願番号）：特願平10-161145
公開番号（公開出願番号）：特開平11-353170
出願日： 1998年06月09日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】受信するプログラムデータを含む種々のデータをフラッシュメモリに対して自在にプログラムしたり、該プログラムの更新や破壊されたデータの復元を自在に行うことである。【解決手段】 CPU201を介在することなく、インタフェース204を介して受信するデータを直接フラッシュメモリに書き込むように受信したデータのCPU201により読み出しと受信したデータのフラッシュメモリ203への書き込みをASIC202が切り替え制御する構成を特徴とする。

請求項（抜粋）：

フラッシュメモリに対するアクセスを制御するフラッシュメモリ制御装置であって、外部からデータを受信するインタフェース手段と、前記インタフェース手段により受信したデータを保持する保持手段と、入力される動作モードに基づいて前記フラッシュメモリに対する通常動作モードとプログラム動作モードのいずれかに切り替えて、前記保持手段に保持されるデータに対するCPUの読み出しまたは前記保持手段に保持されるデータの前記フラッシュメモリへの書き込みを切り替え制御する制御手段と、を有することを特徴とするフラッシュメモリ制御装置。

IPC (2件)：

G06F 9/06 540 , G06F 12/06 520

FI (2件)：

G06F 9/06 540 M , G06F 12/06 520 D

前のページに戻る