特許
J-GLOBAL ID：200903005176853104
多層回路基板およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平3-307623
公開番号（公開出願番号）：特開平5-144975
出願日： 1991年11月22日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 高精度の電気的特性を有する受動素子を内蔵し小型かつ高密度のハイブリッドIC用多層回路基板およびその製造方法を提供する。【構成】 多層基板に段差部25を設け、層間に内蔵した受動素子12,17の一部分を段差部25に露出させ、受動素子のトリミングを容易にする。段差部25を有する複数の多層基板14と15とを組み合わせ、より小型かつ高密度の多層回路基板を得る。【効果】 高精度の受動素子の大部分を内蔵化し、セラミックパッケージを小型化かつ高密度化できる。
請求項（抜粋）：
膜状受動素子が複数の基板の層間に配置され導体材料により電気的に接続されてなる多層回路基板において、前記基板が、段差部を有し、前記受動素子が、前記段差部に露出するトリミング対象部分を含むことを特徴とする多層回路基板。
FI (2件)：
H01L 23/12 N
, H01L 23/12 B
