逆電圧保護回路を具えたパワー半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：杉村暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-111767
公開番号（公開出願番号）：特開平5-129532
出願日： 1992年04月30日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】基板100 と反対導電型の別々のウェル102, 104内に制御用低パワー回路素子とパワートランジスタを具えるパワー集積回路においては、従来低パワー回路ウェル内に追加のpn結合112 を設けて、不注意による逆極性電圧の印加時に不所望な大逆電流が低パワー回路素子を流れるのを阻止しているが、この追加のpn接合は不所望な寄生トランジスタ作用を生起する。本発明はこの問題を解消する。【構成】本発明の逆電圧保護回路では電源端子間に直列に接続された2個のMOSスイッチングトランジスタM1, M2を用い、その共通接続点を寄生トランジスタ(Q1)のベースに接続して寄生トランジスタのベースから電流を電源端子へ自動的に分路せしめる。

請求項（抜粋）：

第1導電型の基板と、第1導電型と反対の第2導電型の第1の表面隣接半導体領域と、該第1の半導体領域内に設けられた少なくとも1つの低パワー回路素子と、該第1の半導体領域から離間した第2導電型の第2の表面隣接半導体領域と、該第2の半導体領域内に少なくとも部分的に設けられた少なくとも1つのパワートランジスタとを有するパワー半導体装置において、当該半導体装置は逆電圧保護回路を具え、該逆電圧保護回路は、前記第1の半導体領域を第1電源端子に結合するpn接合を具え、このpn接合と前記第1の半導体領域と基板との間のpn接合とが相まってベース領域及び主電流通路を構成する2つの主領域を有するバイポーラトランジスタを構成し、基板を第2電源端子に結合し、更に、前記バイポーラトランジスタの前記ベース領域と前記2つの主領域の第1の領域との間に結合された主電流通路及び前記第2電源端子に結合されたゲート端子を有する第1絶縁ゲート電界効果トランジスタと、前記バイポーラトランジスタの前記ベース領域と前記2つの主領域の第2の領域との間に結合された主電流通路及び前記第1電源端子に結合されたゲート端子を有する第2絶縁電界効果トランジスタと、を具えることを特徴とするパワー半導体装置。

IPC (4件)：

H01L 27/06 , H01L 27/04 , H01L 21/331 , H01L 29/73

FI (3件)：

H01L 27/06 311 C , H01L 27/06 321 C , H01L 29/72

前のページに戻る