特許
J-GLOBAL ID：200903005233572192

論理回路シミュレーション方法、論理回路シミュレーションプログラム、および論理回路シミュレーション装置

発明者：
山口 龍一

山口 龍一 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-110630
公開番号（公開出願番号）：特開2003-308357
出願日： 2002年04月12日
公開日（公表日）： 2003年10月31日
要約：
【要約】【課題】 電源電圧の変動に対して、正確な遅延時間に基づいた回路動作のシミュレーションを可能にする。【解決手段】 変動電源電圧計算部101は動作をシミュレーションする論理回路の各セルに供給される電源電圧VDD、VSSを算出し、電源電圧差計算部201は電源電圧差Vdif=VDD-VSSを求め、基準遅延・遷移時間計算部202は各セルについて、入力電圧が閾値に達してから、または出力電圧の立ち上がりから、出力電圧が入力電圧の閾値と同じ電圧になるまでの基準遅延時間(Tdl0)および基準遷移時間(Ttr0)を求め、閾値電圧計算部102は各セルの閾値電圧(Vth)を求め、遅延・遷移時間補正部203は上記各値に基づいて、出力電圧が次段のセルの閾値電圧(Vthn)になるまでの遅延時間(Tdl)を求める。
請求項（抜粋）：
複数の回路要素を含む論理回路の動作をシミュレーションする論理回路シミュレーション方法であって、上記複数の回路要素のうちの第1の回路要素によって駆動される第2の回路要素における入力信号の閾値電圧を求める閾値電圧算出ステップと、上記閾値電圧に基づいて、上記第1の回路要素における出力信号の遅延時間を求める遅延時間算出ステップと、を有することを特徴とする論理回路シミュレーション方法。
IPC (2件)：
G06F 17/50 668 ,  G06F 17/50 666
FI (2件)：
G06F 17/50 668 M ,  G06F 17/50 666 V
Fターム (3件)：
5B046AA08 ,  5B046BA03 ,  5B046JA04
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM