特許
J-GLOBAL ID：200903005240418484
マルチプロセッサシステム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-147354
公開番号（公開出願番号）：特開平8-016474
出願日： 1994年06月29日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】本発明の目的は、大規模なマルチプロセッサシステムにおいて、少量のハードで高速且つプロセッサ間の通信量を低減可能なキャッシュ一致保証方式を提供することにある。【構成】大規模マルチプロセッサを複数のクラスタ(複数のプロセッサ及びローカルメモリからなるグループ)に分割し、各クラスタ毎にエクスポートディレクトリを設けた。エクスポートディレクトリは、担当クラスタ内のローカルメモリのデータの内、外部のクラスタのキャッシュメモリに登録されたデータの識別子を登録するセットアソシアティブ型のディレクトリである。小容量のエクスポートディレクトリを検索することによって、クラスタ全てを対象にキャッシュ一致保証すべきか、クラスタ内のキャッシュ一致保証だけで良いのかを即座に判定する。
請求項（抜粋）：
それぞれキャッシュメモリを有する複数のプロセッサと、該複数のプロセッサのそれぞれに接続されたローカルメモリと、前記複数のプロセッサ及び前記ローカルメモリに接続された通信制御装置とを含むクラスタを複数具備し、該クラスタが互いに前記通信制御装置を介して接続されたマルチプロセッサシステムにおいて、前記通信制御装置は、自クラスタの前記ローカルメモリのデータのうち、他クラスタの前記キャッシュメモリに登録されたデータに関する情報を記憶する記憶手段を有し、該記憶手段に基づきキャッシュメモリ内容を一致化すべき範囲を判定するキャッシュメモリ内容一致化範囲判定手段を有することを特徴とするマルチプロセッサシステム。
IPC (2件)：
G06F 12/08 310
, G06F 15/163
