特許

J-GLOBAL ID：200903005288872861

エレクトロマイグレーション試験用半導体素子

発明者： 横川 慎二
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平10-166508
公開番号（公開出願番号）：特開2000-003947
出願日： 1998年06月15日
公開日（公表日）： 2000年01月07日
要約：

【要約】【課題】 エレクトロマイグレーション信頼性試験における配線の温度勾配を低減すると共に、ボイドの発生箇所の特定を容易にする。【解決手段】 ストレス電流印加用パッドから1,7ストレス電流を印加した際に、被試験配線層から発生する熱がストレス電流印加用パッド1,7、両端抵抗測定用パッド2,6および放熱兼抵抗測定用パッド3,4,5,8,9,10から放熱される。これによって、従来、被試験配線層の両端のストレス電流印加用パッドのみで発生していた温度勾配が軽減される。ストレス電流印加中もしくは印加後に各放熱兼抵抗測定用パッド間の抵抗値を測定することにより、被試験配線層の抵抗変動を部分的に調査することが可能となる。ボイドの発生した箇所は抵抗値が増大するため、ボイド発生箇所の特定が容易になる。

請求項（抜粋）：

(a)被試験配線層と、(b)前記被試験配線層に接続された2個のストレス電流印加用パッドと、(c)前記被試験配線層とは異種の金属材料で構成された、ストレス電流の電流経路とはならない第1種のスルーホールと、(d)前記被試験配線層に直接接続された第1種のスルーホールを介して該被試験配線層に接続された放熱兼抵抗測定用パッドと、を備えたことを特徴とするエレクトロマイグレーション試験用半導体素子。

IPC (3件)：

H01L 21/66 ,  G01R 31/28 ,  H01L 21/768

FI (3件)：

H01L 21/66 S ,  G01R 31/28 U ,  H01L 21/90 B

Fターム (22件)：

2G032AA00 ,  2G032AB02 ,  2G032AB03 ,  2G032AD03 ,  2G032AK04 ,  2G032AL00 ,  4M106AA07 ,  4M106AA11 ,  4M106AB15 ,  4M106AB16 ,  4M106AB17 ,  4M106AD23 ,  4M106BA14 ,  4M106CA10 ,  4M106CA56 ,  4M106DH46 ,  4M106DJ39 ,  5F033BA12 ,  5F033BA43 ,  5F033CA11 ,  5F033DA05 ,  5F033DA35