特許
J-GLOBAL ID:200903005294132799

パワーシーケンス回路装置

発明者:
出願人/特許権者:
代理人 (1件): 笹岡 茂 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-330152
公開番号(公開出願番号):特開2000-152497
出願日: 1998年11月05日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 異種電源混在システムの特に電源遮断時における異種電源間電位差をほぼ一定の低位電位差に維持させる回路構成とし、システム中のLSI群の耐圧保護を図り、LSIを破壊から保護することにある。【解決手段】 LSI群に複数電源を印加及び遮断する異種電源システムのパワーシーケンス回路において、最高位電源VCC1から上位電源VCC2と低位電源VCC3を生成する各ボルテージレギュレータ2,3と、上位電源ラインまたは最高位電源ラインの電圧を入力する電源レベル検出器13,14を有し、上位電源ラインと低位側電源ライン間にMOSスイッチ5と電流制限抵抗8とダイオード12を直列接続し、低位側電源ラインにMOSスイッチ6と放電電流用抵抗10と接地端子を直列接続し、各電源レベル検出器の検出信号を用いて各MOSスイッチのオンオフ制御を行ない、各電源電圧を平行放電動作させる。
請求項(抜粋):
LSI群に複数電源を印加および遮断する異種電源システムのパワーシーケンス回路装置において、異種電源ライン間にMOSスイッチと電流制限抵抗およびダイオードを直列接続し、低位側電源ラインにMOSスイッチと放電電流用抵抗および接地端子を直列接続し、電源レベル検出器の検出信号を用いて前記両MOSスイッチのオンオフ制御を行ない、各電源電圧を平行放電動作させることを特徴とするパワーシーケンス回路装置。
IPC (2件):
H02J 1/00 308 ,  H02J 1/00
FI (2件):
H02J 1/00 308 E ,  H02J 1/00 308 L
Fターム (14件):
5G065BA01 ,  5G065BA03 ,  5G065DA07 ,  5G065EA01 ,  5G065FA02 ,  5G065GA06 ,  5G065HA01 ,  5G065HA16 ,  5G065JA02 ,  5G065KA02 ,  5G065LA01 ,  5G065MA10 ,  5G065NA02 ,  5G065NA06

前のページに戻る