特許

J-GLOBAL ID：200903005306256189

電力スイッチの貫通電流を減少させる比較器回路

発明者： ニコラス サラミナ ,  ロイ アラン ヘイスティングス
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-304671
公開番号（公開出願番号）：特開平8-223014
出願日： 1995年11月22日
公開日（公表日）： 1996年08月30日
要約：

【要約】【課題】 DC零入力電流も外部の構成要素も必要としない、ブレークビフォアメーク適応むだ時間出力制御回路を提供する。【解決手段】 第1制御回路(20)は第1入力と、第1トランジスタ(12)の制御端子に結合する出力を備え、第2制御回路(22)は第2入力と、第2トランジスタ(14)の制御端子に結合する出力を備える。第1比較器(16)は第1制御回路(20)の出力に接続する入力と、第2制御回路(22)の第2入力に接続する出力を備え、第1トランジスタ(12)の制御端子の電圧と所定の第1電圧を比較して電圧を出す。第2比較器(18)は第2制御回路(22)の出力に接続する入力と、第1制御回路(20)の第2入力に接続する出力を備え、第2トランジスタ(14)の制御端子の電圧と所定の第2電圧を比較して電圧を出す。これにより、第2トランジスタ(14)がオンのときは第1トランジスタ(12)が導通しないようにする。

請求項（抜粋）：

低電力の、ブレークビフォアメーク出力回路であって、プッシュプル出力トランジスタ対と、前記出力トランジスタ対の制御端子に結合する制御手段と、前記出力トランジスタ対の制御端子と前記制御手段に結合する比較手段であって、前記出力トランジスタ対の制御端子の電圧と所定の電圧レベルを比較して比較の結果を前記制御手段に伝え、前記制御手段は前記比較に応答して前記出力トランジスタ対の制御端子の電圧を処理し、これにより前記出力トランジスタ対の第2トランジスタが導通を始める前に前記出力トランジスタ対の第1トランジスタが導通しないようにする、比較手段、を備える出力回路。

IPC (3件)：

H03K 17/16 ,  H03K 17/687 ,  H03K 19/0175

FI (3件)：

H03K 17/16 F ,  H03K 17/687 F ,  H03K 19/00 101 F

引用特許：

審査官引用 (4件)

• 特開平1-128615
  
• 特開平1-309413
  
• 特開平1-196915
  
• 特開平4-213917