特許
J-GLOBAL ID：200903005318095539
差動増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279379
公開番号（公開出願番号）：特開平5-120887
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 出力レベル確定後に電流を停止させて、消費電流を低減する差動増幅回路を提供する。【構成】 本発明の差動増幅回路は、PMOSトランジスタ1〜4およびNMOSトランジスタ5〜7により形成され、二つのデータ入力信号101および102の電圧差を増幅して、データ出力信号103および104を出力する差動増幅部と、前記差動増幅部のデータ出力信号103および104の出力レベルを入力し、所定の論理処理作用により生成される制御信号106および107を介して、前記差動増幅部の増幅機能ならびに流入する電流を停止させるように作用する制御回路8とを備えて構成される。
請求項（抜粋）：
半導体集積回路内に形成される差動増幅回路において、所定の二つのデータ入力信号の電圧差を増幅して出力する差動増幅部と、前記差動増幅部のデータ出力信号の出力レベルを入力し、所定の論理処理作用により生成される制御信号を介して、前記差動増幅部に流れる電流を制御するように作用する制御回路と、を備えることを特徴とする差動増幅回路。
IPC (2件)：
前のページに戻る
