特許
J-GLOBAL ID：200903005329014964
液晶表示パネル
発明者：
出願人/特許権者：
代理人 (1件)：
青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-234960
公開番号（公開出願番号）：特開平5-072554
出願日： 1991年09月13日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 各画素に対応した薄膜トランジスタをマトリクス状に配置したアクティブマトリクス型の液晶表示パネルに関し、画素電極を2つの表示電極に分割して書き込み電圧のレベルシフトを補償するようにした液晶表示パネルの実装を可能とすることを目的とする。【構成】 各画素電極Pは、第1の薄膜トランジスタT1のソース電極に接続された第1の表示電極P11,および, 第2の薄膜トランジスタT2のソース電極に接続された第2の表示電極P21 により構成され、前記第1の薄膜トランジスタT1のドレイン電極はデータ電圧が印加される第1のドレインバスラインDBD1,DBD2,...に接続され、前記第2の薄膜トランジスタT2のドレイン電極はアース電位に保持される第2のドレインバスラインDBE1,DBE2,...に接続され、前記第2のドレインバスラインDBE1,DBE2,...を、前記ゲートバスラインGB1,GB2,...と平行するようにして形成し、該第2のドレインバスラインDBE1,DBE2,...に対してアース電位を該ゲートバスラインGB1,GB2,...に平行する位置から印加するように構成する。
請求項（抜粋）：
薄膜トランジスタ(T1,T2),該薄膜トランジスタのソースに接続される画素電極(P),ゲート電極同志を接続するゲートバスライン (GB1,GB2,...),および, ドレイン電極同志を接続するドレインバスライン (DBD1,DBD2,...; DBE1,DBE2,...) が形成された絶縁性の薄膜トランジスタマトリクス基板と、該薄膜トランジスタマトリクス基板に液晶層を挟んで対向して配置される透光性の対向電極(P0: P10,P20) が形成された対向基板とを有する液晶表示パネルにおいて、前記薄膜トランジスタマトリクス基板上の各画素電極(P) は、同一のゲートバスライン (GB1,GB2,...) に接続された2つの薄膜トランジスタ(T1,T2) の内の第1の薄膜トランジスタ(T1)のソース電極に接続された第1の表示電極(P11),および, 第2の薄膜トランジスタ(T2)のソース電極に接続された第2の表示電極(P21) により構成され、前記第1の薄膜トランジスタ(T1)のドレイン電極はデータ電圧が印加される第1のドレインバスライン (DBD1,DBD2,...) に接続され、前記第2の薄膜トランジスタ(T2)のドレイン電極はアース電位に保持される第2のドレインバスライン (DBE1,DBE2,...) に接続され、該第1の表示電極(P11) および該第2の表示電極(P21) に液晶層を介して対向する対向基板上の対向電極(P0: P10,P20) は、前記画素電極毎に電気的に分離して形成された液晶表示パネルであって、前記第2のドレインバスライン (DBE1,DBE2,...) を、前記ゲートバスライン (GB1,GB2,...) と平行するようにして形成し、該第2のドレインバスラインに対してアース電位を該ゲートバスラインに平行する位置から印加するようにしたことを特徴とする液晶表示パネル。
IPC (2件)：
G02F 1/136 500
, G02F 1/133 550
