特許
J-GLOBAL ID:200903005336725710
エラー訂正装置
発明者:
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2001-082298
公開番号(公開出願番号):特開2002-280909
出願日: 2001年03月22日
公開日(公表日): 2002年09月27日
要約:
【要約】【課題】ランダムアクセスメモリに記憶されたデータから符号語を構成するシンボルを読み出してエラー検出やエラー訂正を行う場合であれ、それらエラー検出やエラー訂正にかかる処理をより高速に行うことのできるエラー訂正装置を提供する。【解決手段】DRAMから符号語データの読み出しに際し、行アドレスを指定した後、隣接した4つの列アドレスを順次指定することで(図5(b))、4つの符号語が並列的に読み出される(図5(e))。こうして読み出されたデータd0,d1,d2,d3は、演算回路S00及びS10と、S01及びS11と、S02及びS12と、S03及びS13とにおいてそれぞれシンドロームが計算される。
請求項(抜粋):
ディスク媒体から読み出されるディジタルデータのエラー訂正処理を行うエラー訂正装置において、前記ディジタルデータに対応し、所定のエラー訂正符号に従う符号語を構成する複数のシンボルをバッファメモリに書き込むと共に、書き込まれたシンボルを読み出すメモリアクセス回路と、前記バッファメモリから読み出されるシンボルに対してエラー訂正処理のためのシンドローム計算を行う複数の演算回路と、を備え、前記メモリアクセス回路は、複数の符号語を1シンボル毎に順次読み出し、前記複数の演算回路に振り分けて供給することを特徴とするエラー訂正装置。
IPC (6件):
H03M 13/37
, G06F 12/16 320
, G11B 20/18 520
, G11B 20/18 532
, G11B 20/18 572
, G11B 20/18
FI (6件):
H03M 13/37
, G06F 12/16 320 E
, G11B 20/18 520 E
, G11B 20/18 532 C
, G11B 20/18 572 C
, G11B 20/18 572 F
Fターム (12件):
5B018GA02
, 5B018HA14
, 5B018MA16
, 5B018NA02
, 5B018QA14
, 5J065AC03
, 5J065AD03
, 5J065AF01
, 5J065AG02
, 5J065AH06
, 5J065AH07
, 5J065AH17
引用特許:
前のページに戻る