特許

J-GLOBAL ID：200903005356004920

不揮発性半導体記憶装置

発明者： 宮内 成典
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-094738
公開番号（公開出願番号）：特開2000-285688
出願日： 1999年04月01日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 平易に消去ブロック間の消去回数を平準化することができる不揮発性半導体記憶装置を提供する。【解決手段】 データの入換先の消去ブロックZ′を決定し、そこに記憶された消去回数をバッファ15bに読み出す。次に、バッファ15bに読み出された消去回数が一定値を下回っている場合、消去ブロックZ′に記憶されたデータをバッファ15bに読出す。作業用バッファ16に読み出したサブアドレス変換テーブルのオフセットxに消去ブロックZ′の番号を格納し,オフセットzに消去ブロックX′の番号を格納して消去ブロックX′,Z′のデータを入換える。

請求項（抜粋）：

各々がデータ記憶領域と消去回数記憶領域とを有する複数の消去ブロックと、複数の論理アドレスと前記複数の消去ブロックとを対応づけたアドレス変換テーブルを記憶するアドレス変換テーブル記憶領域と、前記アドレス変換テーブルを参照して前記複数の消去ブロックの中から、データ書き込み時に外部から与えられる論理アドレスに対応づけられた第1の消去ブロックを選択する第1の選択手段と、前記第1の消去ブロックに記憶された消去回数が所定の消去回数を超えているとき、前記アドレス変換テーブルを参照して、前記複数の消去ブロックの中から第2の消去ブロックを選択する第2の選択手段と、前記第2の消去ブロックに記憶された消去回数が前記所定の消去回数を超えていないとき、前記第2の消去ブロックに記憶されたデータを前記第1の消去ブロックに書き込み、外部からの書き込みデータを前記第2の消去ブロックに書き込み、かつ前記第1の消去ブロックを前記第2の消去ブロックが対応づけられていた論理アドレスに対応づけ、前記第2の消去ブロックを前記第1の消去ブロックが対応づけられていた論理アドレスに対応づける入換手段とを備える、不揮発性半導体記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 29/00 601

FI (3件)：

G11C 17/00 601 C ,  G11C 29/00 601 C ,  G11C 17/00 612 Z

Fターム (9件)：

5B025AA00 ,  5B025AB00 ,  5B025AC00 ,  5B025AD01 ,  5B025AD08 ,  5B025AD13 ,  5B025AE08 ,  5L106AA10 ,  5L106CC37