特許
J-GLOBAL ID:200903005357646151
電磁シールド用導体パターンが形成された回路基板
発明者:
出願人/特許権者:
代理人 (1件):
岡田 英彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-252271
公開番号(公開出願番号):特開平11-097820
出願日: 1997年09月17日
公開日(公表日): 1999年04月09日
要約:
【要約】【課題】 回路基板に実装されたICチップ等の半導体素子について全方位からのノイズに対処し得る電磁シールド機能を備えた回路基板を提供すること。【解決手段】 上記課題を解決する本発明の回路基板は、半導体素子30を備えた回路基板であって、その半導体素子30は、メタルパッケージ10のパッケージ本体12のような金属基材14からなるケースに覆われた状態で該ケースとともに配線板35に取り付けられており、その配線板35には、該半導体素子30を挟んで該ケースに相対する範囲を実質的に包含する規模の導体38が該半導体素子30を電磁シールドするためにパターニングされている。
請求項(抜粋):
半導体素子を備えた回路基板であって、その半導体素子は、外面が金属基材からなるケースに覆われた状態で該ケースとともに配線板に取り付けられており、その配線板には、該半導体素子を挟んで該ケースに相対する範囲を実質的に包含する規模で該半導体素子を電磁シールドするための導体パターンが形成されていることを特徴とする回路基板。
IPC (3件):
H05K 1/18
, H01L 21/3205
, H05K 9/00
FI (3件):
H05K 1/18 U
, H05K 9/00 R
, H01L 21/88 S
前のページに戻る