特許

J-GLOBAL ID：200903005363413835

リセットドレイン電流及びソースフォロワ出力を組み合わすCMOS型APS読み出し方式

発明者： ターナー・ドスルオグ ,  ピーター・アラン・レバイン
出願人/特許権者： ディアローク・セミコンダクター・ゲーエムベーハー
代理人 (6件)： 社本 一夫 ,  増井 忠弐 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  西山 文俊
公報種別：公開公報
出願番号（国際出願番号）：特願2004-049330
公開番号（公開出願番号）：特開2004-260828
出願日： 2004年02月25日
公開日（公表日）： 2004年09月16日
要約：

【課題】相補型金属酸化膜半導体(CMOS)型アクティブ画素センサ(APS)撮像方式において低周波数ノイズを著しく低減する回路を提供する。【解決手段】 画素のフォトダイオードをリセットするリセットトランジスタのドレイン電流に読み出し電流と同じ画像情報が含まれる点を利用する。ノイズ低減のために、APS撮像システムにおけるソースフォロワ型出力トランジスタからの多重化出力電圧をハイパスフィルタに通すことでソースフォロワからの低周波数ノイズを低減する。一方、APSをリセットするのに用いたリセットトランジスタドレイン電流はローパスフィルタに通す。ローパスフィルタ出力とハイパスフィルタ出力を組合せる。ドレイン電流は出力トランジスタの電圧出力と同じ画像情報を含むので、ローパスフィルタ出力とハイパスフィルタ出力を組み合わすことで画像情報が得られる。【選択図】 図1

請求項（抜粋）：

アノードを有するフォトダイオードと、 ドレインが第1のノードに、ソースが上記フォトダイオードの上記アノードに接続される電界効果トランジスタであるリセットトランジスタと、 ゲートが上記フォトダイオードの上記アノードに接続されるとともにソースを有する電界効果トランジスタである第1の出力トランジスタと、 サンプルホールド回路と、 上記第1の出力トランジスタの上記ソースを上記サンプルホールド回路に電気的に接続するか、あるいは上記第1の出力トランジスタの上記ソースを上記サンプルホールド回路から電気的に分離する手段と、 ドレインが上記サンプルホールド回路に、ゲートが列選択入力に、ソースが第2のノードに接続される電界効果トランジスタである第2の出力トランジスタと、 上記第2のノードと出力ノード間に接続される第1のコンデンサと、 上記第1のノードと上記出力ノード間に接続される抵抗と、 上記出力ノードとグランド電位間に接続される第2のコンデンサと、 を備えることを特徴とする画素回路。

IPC (2件)：

H04N1/028 ,  H01L27/146

FI (2件)：

H04N1/028 Z ,  H01L27/14 A

Fターム (18件)：

4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA09 ,  4M118DD09 ,  4M118DD12 ,  4M118FA06 ,  4M118FA42 ,  4M118GC07 ,  5C051AA01 ,  5C051BA02 ,  5C051DA02 ,  5C051DB01 ,  5C051DB08 ,  5C051DB14 ,  5C051DC03 ,  5C051DE02

引用特許：

出願人引用 (4件)

• 米国特許第4,831,451号
  
• 米国特許第4,764,814号
  
• 米国特許第4,677,490号
  
• 米国特許第4,435,730号