特許

J-GLOBAL ID：200903005365044390

半導体装置

発明者： 築地 優
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215699
公開番号（公開出願番号）：特開平5-055559
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】放射線を被爆する環境で使用しても特性変動の小さな高ドレイン耐圧絶縁ゲート電界効果トランジスタの構造を提供する。【構成】ドレイン7付近のゲート酸化膜4が、ソース6付近のゲート酸化膜3に較べて膜厚が大きな姿態を有する高ドレイン耐圧トランジスタの、ドレイン付近の厚いゲート酸化膜が、シリコン基板1に接して形成された熱酸化膜3と、その上方に形成されたリンあるいはボロンの少なくとも一方を含むシリコン酸化膜4から成る複合膜で構成されている。【効果】放射線を被爆した際に、ゲート酸化膜とシリコン基板の界面に発生する界面準位量が抑制され、トランジスタチャネルにおけるキャリア移動度の低下、ドレイン電流の減少が低減される。

請求項（抜粋）：

ドレイン付近の絶縁ゲート膜が、ソース付近の絶縁ゲート膜に較べて大きな膜厚を有する、高ドレイン耐圧絶縁ゲート電界効果トランジスタに於いて、前記ドレイン付近の厚い絶縁ゲート膜がシリコン基板と接して形成された熱酸化膜とその上方に形成されたリン或いはボロンのうち少なくとも一方を含むシリコン酸化膜からなる複合膜を用いていることを特徴とする半導体装置。