特許
J-GLOBAL ID：200903005384429073
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096507
公開番号（公開出願番号）：特開平5-298088
出願日： 1992年04月16日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 プログラムの実行速度の速いマイクロコンピュータを提供する。【構成】 処理プログラムを構成するマクロ命令群の内、使用頻度の高い処理ルーチンに対応するマイクロ命令及びオペランドデータをファームウェア化し、実際のプログラム実行の際には、マクロ命令に対応してこれらのファームウェア化されたマイクロ命令及びオペランドデータが通常のマクロ命令として機能するようにした。
請求項（抜粋）：
マクロ命令をフェッチするフェッチ部と、該フェッチされたマクロ命令をデコードするデコーダ部と、マクロ命令に対応するマイクロ命令を予め保持して該デコーダ部からのデコード出力に対応するマイクロ命令を発生するマイクロ命令発生部と、該マイクロ命令発生部から出力されたマイクロ命令を記憶するプログラマブル命令記憶部と、該マイクロ命令発生部から出力されたマイクロ命令を、アドレス制御を行いつつ該プログラマブル命令記憶部に記憶させる書込制御部と、マクロ命令が該プログラマブル命令記憶部に記憶されたマイクロ命令に対応すると、その対応するマイクロ命令を該プログラマブル命令記憶部から読出すためのアドレス制御を行うアドレス制御部とを具備し、通常のプログラム処理が行われないときに、処理プログラムの内から、使用頻度の高い一連の処理プログラムを構成するマクロ命令群を、プログラムステップ順にフェッチ部でフェッチし且つデコーダ部でデコードして、マイクロ命令発生部が夫々のマイクロ命令を発生し、更に、書込制御部が夫々のマイクロ命令を該プログラムステップに対応させてプログラマブル命令記憶部に書込むファームウェア化処理を行い、通常のプログラム処理を行うときは、上記使用頻度の高い一連の処理ルーチンが所定のマクロ命令で指定されると、アドレス制御部がその一連の処理ルーチンに対応するマイクロ命令群を順次にプログラマブル命令記憶部から読出して、内部論理回路等を動作させることを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 9/22 350
, G06F 9/30 310
