特許

J-GLOBAL ID：200903005385022007

半導体製造装置

発明者： 高野 智
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 三好 祥二
公報種別：公開公報
出願番号（国際出願番号）：特願平11-057912
公開番号（公開出願番号）：特開2000-260712
出願日： 1999年03月05日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】半導体製造成膜処理に於いて、制御不能な膜厚成長を抑制し、膜厚制御の精度を向上し、製品品質の向上、歩留りの向上を図る。【解決手段】基板受載台11を具備する枚葉式半導体製造装置に於いて、少なくとも載置された被処理基板10の反応ガス流れの上流側に残留成分吸着領域Zを形成し、該残留成分吸着領域が均熱領域Tに含まれる様にし、残留成分を残留成分吸着領域に付着堆積させ、残留成分による被処理基板への膜堆積を防止する。

請求項（抜粋）：

基板受載台を具備する枚葉式半導体製造装置に於いて、少なくとも載置された被処理基板の反応ガス流れの上流側に残留成分吸着領域を形成し、該残留成分吸着領域が均熱領域に含まれることを特徴とする半導体製造装置。

IPC (2件)：

H01L 21/205 ,  C23C 16/44

FI (2件)：

H01L 21/205 ,  C23C 16/44 J

Fターム (20件)：

4K030BA17 ,  4K030BA42 ,  4K030CA04 ,  4K030CA12 ,  4K030EA03 ,  4K030FA10 ,  4K030GA02 ,  4K030JA03 ,  4K030KA12 ,  4K030KA45 ,  4K030LA12 ,  5F045AC11 ,  5F045AC15 ,  5F045BB02 ,  5F045BB14 ,  5F045EF20 ,  5F045EG01 ,  5F045EG05 ,  5F045EM02 ,  5F045EM09