特許

J-GLOBAL ID：200903005444036980

プログラム読出保護回路

発明者： 前田 徳則
出願人/特許権者： 富士通株式会社
代理人 (1件)： 鈴木 榮祐
公報種別：公開公報
出願番号（国際出願番号）：特願平3-207866
公開番号（公開出願番号）：特開平5-046486
出願日： 1991年08月20日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】 本発明はメモリに格納されているプログラムデータを不当に読出すことから保護するための読出保護回路に関し、本来書込まれているべきプログラムデータを知っている者のみが、プログラムデータ読出端子を使用することなく、格納データをチェックすることが出来るようなプログラム読出保護回路を提供することを目的とする。【構成】 プログラムデータを格納するメモリ1に対しプログラムデータを不当に読出されることから保護するためのプログラム読出保護回路において、該メモリ1のアドレスを決定する信号を発生しまたワード数をカウントしメモリ1内の全ワードカウント数のカウント後にカウント終了信号を発生するプログラムカウンタと、該メモリ1より出力されたプログラムデータと比較データ発生器5より入力されたデータとを比較し正誤を出力するデータ比較器3とで構成され、「正」を出力したとき誤りのないプログラムデータがメモリに格納されていると判断すること、で構成する。

請求項（抜粋）：

プログラムデータを格納するメモリ(1) に対しプログラムデータを不当に読出されることから保護するためのプログラム読出保護回路において、該メモリ(1) のアドレスを決定する信号を発生し、またワード数をカウントし、メモリ(1) 内の全ワードカウント数のカウント後にカウント終了信号を発生するプログラムカウンタ(2) と、該メモリ(1) より出力されたプログラムデータと、比較データ発生器(5) より入力されたデータとを比較し、正誤を出力するデータ比較器(3) と、で構成され、「正」を出力したとき誤りのないプログラムデータがメモリに格納されていると判断すること、を特徴とするプログラム読出保護回路。