特許

J-GLOBAL ID：200903005449206425

半導体メモリ装置

発明者： 市川 浩司 ,  越田 信吾
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平6-070342
公開番号（公開出願番号）：特開平7-282593
出願日： 1994年04月08日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】 アドレス切替え時のビット線の充放電動作を改善して、メモリ装置のアクセス時間の高速化を図る。【構成】 アドレス切替え時に、アドレス遷移検出回路50からの信号により、列デコーダ20により選択されたメモリトランジスタTM1,TM2・・・TMmに対し、放電用トランジスタTD1、TD2がオンし、メモリトランジスタTM1,TM2・・・TMmおよびビット線C1を接地し、それらの寄生容量に充電された電荷を放電させる。この後の読み出し動作時に充電用トランジスタTC1がオンし、センスアンプ30と逆の方向からメモリトランジスタTM1,TM2・・・TMmに充電を行う。この充電によるビット線C1の電位変化をセンスアンプ30にて検出しデータの判別を行う。

請求項（抜粋）：

アドレス切替え時に、複数のメモリトランジスタのうちの選択されたメモリトランジスタの記憶状態を、そのメモリトランジタの出力端側に接続されたビット線の電位変化を検出するセンスアンプを用いて読み出すようにした半導体メモリ装置において、前記アドレス切替え時に、前記メモリトランジスタの入力端側および前記ビット線を接地してそれらの寄生容量に充電された電荷を放電させる放電回路と、この放電回路による電荷放電後に、前記メモリトランジスタに充電を行う充電回路とを備えたものであって、前記充電回路は、前記メモリトランジスタの入力端側に接続され、その入力端側から前記メモリトランジスタに充電を行うことを特徴とする半導体メモリ装置。

IPC (2件)：

G11C 17/18 ,  G11C 16/06

FI (2件)：

G11C 17/00 306 B ,  G11C 17/00 520 A

引用特許：

審査官引用 (3件)

• 特開昭57-117188
  
• 特開平4-034798
  
• 特開昭60-224197