特許

J-GLOBAL ID：200903005451436292

論理回路のテストに使用する半導体装置

発明者： イン-チャオ フワング ,  セオ ジエイ.ポウエル
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-245411
公開番号（公開出願番号）：特開平5-240915
出願日： 1986年10月23日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 選択された論理モジュールのみに直列データをスキャンインする半導体装置を提供する。【構成】 論理モジュール(26a)内のポイントに直列接続された直列レジスタラッチ(34)(36)(38)(40)が、外部から選択可能なシャントゲート(66)により接続される。シャントゲート(66)が選択された時のみ直列データがSDI入力28′より論理モジュール(26a)内の直列レジスタラッチへスキャンインする。

請求項（抜粋）：

テストされる論理回路と、直列に接続され外部から直列にアクセス可能であって、各々が絶縁論理回路内のポイントに接続された直列レジスタラッチと、前記直列レジスタラッチの異なる組を通って接続された外部選択可能な分路回路とを含む半導体装置。

引用特許：

審査官引用 (1件)

• 特開昭60-154173