特許

J-GLOBAL ID：200903005453809673

演算増幅器

発明者： 桝井 昇一
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 八田 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-101248
公開番号（公開出願番号）：特開平6-310722
出願日： 1993年04月27日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 COMS型演算増幅器の、入力トランジスタのしきい値のばらつきを低減し、入力側から見たオフセット電圧を低減する。【構成】 入力トランジスタとしてSOI上に形成されたMOSトランジスタを使用し、この時のMOSトランジスタとしては、ゲート下の空乏層がSOI全体に広がる完全空乏型素子であり、かつ、SOI中にドープされた不純物濃度が1×1016(cm-3)以下であることを特徴とする。

請求項（抜粋）：

CMOS型演算増幅器において、ゲート下の空乏層がSOI全体に広がる完全空乏型素子としてSOI上に形成されたMOSトランジスタが入力トランジスタとして使用されるとともに、上記SOI中にドープされた不純物濃度が1×1016(cm-3)以下に制御されていることを特徴とするCMOS型演算増幅器。

IPC (2件)：

H01L 29/784 ,  H01L 27/092

FI (2件)：

H01L 29/78 311 H ,  H01L 27/08 321 M