特許
J-GLOBAL ID：200903005457811478
半導体実装基板
発明者：
出願人/特許権者：
代理人 (1件)：
川瀬 幹夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-133443
公開番号（公開出願番号）：特開平5-326833
出願日： 1992年05月26日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 電子部品を高密度に実装し得る半導体実装基板の構造を提供する。【構成】 第1半導体チップ2の裏面2bと第2半導体チップ3の裏面3bとが接着剤8を介して互いに接合された状態で前記基板7に実装されている。このとき、前記第1半導体チップ2は、その回路形成面2aを基板7の回路パターン敷設面7aに対向させた状態で実装されており、前記第2半導体チップ3は、その回路形成面3aが基板7の回路パターン敷設面7aに非対向な状態で該基板7に実装されており、多数の金線5により回路パターン6に電気的接続されている。
請求項（抜粋）：
回路パターンが敷設されて成る基板と、片面に半導体回路を形成した第1半導体チップであって、該半導体回路を形成した回路形成面を、前記基板の回路パターン敷設面に対向させて該基板に実装した第1半導体チップと、片面に半導体回路を形成した第2半導体チップであって、該半導体回路を形成した回路形成面を前記基板の回路パターン敷設面に非対向な状態で実装した第2半導体チップとを有して成る半導体実装基板において、前記第1半導体チップの回路形成面に対する裏面と、前記第2半導体チップの回路形成面に対する裏面とが互いに接合されて成ることを特徴とする半導体実装基板。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
