演算処理装置

発明者：
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-144407
公開番号（公開出願番号）：特開平10-055265
出願日： 1997年06月03日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】並列乗算器の部分積加算において、符号拡張に伴う時間的ペナルティを軽減する。【解決手段】各々2の補数表現された2進数でありかつ互いに異なる重みを有する4個の部分積P0,P1,P2及びP3を加算するための部分積加算器15を、4:2コンプレッサを並べてなる桁上げ保存加算器20で構成する。各4:2コンプレッサにおいて、4入力のうちのW入力は最短の伝搬遅延を呈し、Y及びZ入力はクリティカルパスを構成する。そこで、最小の重みを有する第1の部分積P0を符号拡張するように、第1の部分積の符号桁P0sより上位の複数桁に、第1の部分積の符号桁P0sの値と2番目に小さい重みを有する第2の部分積の符号桁P1sの値との論理演算値を論理回路30により設定し、該符号拡張された第1の部分積P0を桁上げ保存加算器20のW入力に割り付ける一方、第2の部分積P1に係るZ入力の上位複数桁の値を0に固定する。

請求項（抜粋）：

各々2の補数表現された2進数でありかつ互いに異なる重みを有する複数個の部分積を加算するための部分積加算器を備えた演算処理装置であって、前記部分積加算器は、前記複数個の部分積を桁上げ保存加算するために複数の入力と少なくとも1つの出力とを有する桁上げ保存加算器と、前記複数個の部分積のうち最小の重みを有する部分積(第1の部分積)を符号拡張するように、前記第1の部分積の符号桁より上位の複数の桁に、前記第1の部分積の符号桁の値と他の部分積の符号桁の値との複数の論理演算値を設定するための論理回路とを備え、前記桁上げ保存加算器において、前記複数の入力のうちの特定の入力は少なくとも1つの他の入力に比べて短い伝搬遅延を前記出力との間に呈し、かつ前記論理回路により符号拡張された前記第1の部分積は前記特定の入力に割り付けられたことを特徴とする演算処理装置。

引用特許：

審査官引用 (2件)

特開昭63-241634
特開昭63-241634

前のページに戻る