特許

J-GLOBAL ID：200903005476342977

マイクロプロセッサ、及びエミュレータ

発明者： 伊藤 昭広 ,  鈴木 達也 ,  青砥 義一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平7-153940
公開番号（公開出願番号）：特開平8-328903
出願日： 1995年05月29日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】 本発明の目的は、ユーザプログラムのデバッグ効率の向上を図ることにある。【構成】 レジスタ群19のなかからブレーク条件の対象となるレジスタを設定するためのセレクトレジスタSELRと、設定されたレジスタのブレーク条件を設定可能なブレークデータレジスタBDRと、上記各種レジスタの状態を、ブレークデータレジスタの設定状態と比較するための比較器23と、この比較器23の比較結果、及びセレクトレジスタSELRの設定状態に基づいて、エミュレーション動作を実質的にブレークするか否かを決定するための制御部25とを設け、この制御部25の決定に基づいてブレーク割込み制御を行うことで、デバッグ効率の向上を図る。

請求項（抜粋）：

プログラム実行のための各種レジスタを含むマイクロプロセッサにおいて、上記各種レジスタの状態を、予め設定されたブレーク条件と比較するための比較手段と、上記比較手段の比較結果に基づいてエミュレーション動作を実質的にブレークするか否かを決定するための制御手段とを含むことを特徴とするマイクロプロセッサ。

IPC (2件)：

G06F 11/28 315 ,  G06F 11/22 340

FI (2件)：

G06F 11/28 315 B ,  G06F 11/22 340 A