特許
J-GLOBAL ID:200903005487163551
半導体装置キャパシターの下部電極及びこれを形成するための方法
発明者:
,
出願人/特許権者:
代理人 (2件):
志賀 正武
, 渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2003-434418
公開番号(公開出願番号):特開2004-214679
出願日: 2003年12月26日
公開日(公表日): 2004年07月29日
要約:
【課題】 半導体装置キャパシターの下部電極及びこれを形成するための方法を提供する。【解決手段】 第1コンタクトホールを有する第1絶縁膜パターンを形成した後、前記コンタクトホール内に下部電極用コンタクトプラグを形成し、前記第1絶縁膜パターン及び前記コンタクトプラグ上に前記第1絶縁膜パターンの第1食刻比より高い第2食刻比を有する第2絶縁膜を形成する。そして、前記第2絶縁膜を食刻して前記コンタクトプラグを露出させる第2コンタクトホールを有する第2絶縁膜パターンを形成する。このとき、前記第1食刻比と第2食刻比によって前記コンタクトプラグの周辺の第1絶縁膜パターンが食刻されることが多少緩和される。そして、前記第2コンタクトホールの側壁及び底面に前記下部電極用導電性薄膜を連続的に形成した後、前記第2絶縁膜パターンを除去する段階を含む。そして、前記導電性は薄膜を形成する前に保護膜を形成することもできる。【選択図】 図6
請求項(抜粋):
第1コンタクトホ-ル有する第1絶薄膜パタ-ンを形成する段階と、
前記コンタクトホ-ル内に下部電極用コンタクトプラグを形成する段階と、
前記第1絶縁膜パタ-ンおよびコンタクトプラグ上に前記第1絶縁膜パタ-ンの第1食刻比よりも高い第2食刻比を有する第2絶縁膜を形成する段階と、
前記第2絶縁膜を食刻して前記コンタクトプラグを露出させる第2コンタクトホ-ルを有する第2絶縁膜パターンを形成するが、前記第2絶縁膜を食刻するとき、前記第1食刻比及び第2食刻比により前記コンタクトプラグ周りの第1絶縁膜パターンが食刻されることを緩和する段階と、
前記第2コンタクトホ-ルおよび底面に前記下部電極用導電性薄膜を連続的に形成する段階と、
前記第2絶縁膜パターンを除去する段階と、
を含むことを特徴とする半導体裝置キャパシターの下部電極製造方法。
IPC (2件):
FI (1件):
Fターム (12件):
5F083AD24
, 5F083AD49
, 5F083JA02
, 5F083JA19
, 5F083JA32
, 5F083JA56
, 5F083MA04
, 5F083MA06
, 5F083MA17
, 5F083MA20
, 5F083PR05
, 5F083PR06
引用特許:
出願人引用 (3件)
-
米国特許第6、228、736号明細書
-
米国特許第6、080、620号明細書
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願2000-173755
出願人:三菱電機株式会社, 菱電セミコンダクタシステムエンジニアリング株式会社
審査官引用 (3件)
-
電圧検出装置
公報種別:公開公報
出願番号:特願平11-175879
出願人:日立照明株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平10-313538
出願人:日本電気株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2000-185176
出願人:富士通株式会社
前のページに戻る