特許

J-GLOBAL ID：200903005495716160

安全なデータ記憶のための半導体メモリ

発明者： パサック,サロー ,  パサック,ジャグディッシュ
出願人/特許権者： アトメル・コーポレイション
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-550368
公開番号（公開出願番号）：特表2000-515669
出願日： 1998年04月24日
公開日（公表日）： 2000年11月21日
要約：

【要約】記憶装置は、メモリセル(102)を含み、そのデータ状態はセンスアンプ(100)によって検知される。センスアンプと同じ構成を有する平衡アンプ(200)を用いて、メモリセルと同じ構成を有する平衡セル(202)を検知する。平衡セルは消去(導電)状態を維持する。平衡セルは、センスアンプの出力によってゲート処理される。このような装置は、メモリセルのデータ状態にかかわらず同量の電力を消費するように動作する。本発明のある実施例では、メモリアレイからなる記憶装置が、記憶装置のセンスアンプ各々と関連付けられた平衡回路を含む。本発明の他の実施例では、トリム回路(208)を用いて平衡回路の導電性を調整する。こうして製造中に平衡回路を微調整してプロセス差を補償し、平衡回路をメモリセルと整合させることができる。

請求項（抜粋）：

記憶装置であって、 データをストアするための第1のセル手段と、 前記第1のセル手段に結合され、ストアされたデータを検知するためかつストアされたデータを示す信号を出力するための第1の検知手段と、 前記第1の検知手段からの出力を受取るように結合された電流オフセット回路とを含み、前記電流オフセット回路は、データの検知中前記第1の検知手段および前記第1のセル手段双方によって引かれた電流に応答しかつこの電流と反比例の関係で電流を引くのに有効であり、 前記記憶装置がデータの検知中に引く電流は前記第1のセル手段にストアされたデータとは実質的に無関係になる、記憶装置。

引用特許：

審査官引用 (2件)

• 特開昭63-106852
  
• 特開昭63-192146