特許

J-GLOBAL ID：200903005501753189

貼り合わせ基板の製造方法

発明者： 冨田 真一
出願人/特許権者： 住友シチックス株式会社
代理人 (1件)： 森 正澄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-328386
公開番号（公開出願番号）：特開平11-163308
出願日： 1997年11月28日
公開日（公表日）： 1999年06月18日
要約：

【要約】【目的】 半導体基板と透明基板とを接着する貼り合わせ半導体基板の製造方法に関し、貼り合わせ基板の活性層を面均一に薄膜化し、素子形成機能を向上した貼り合わせ半導体基板の製造方法を提供すること。【構成】 半導体基板1と透明基板2によって接着形成される貼り合わせ基板の製造方法において、少なくとも活性層側となる半導体基板1は、低濃度の導電形不純物1aを有し、更にこの半導体基板に高濃度の導電形不純物層を形成する工程と、前記半導体基板と透明基板の間に前記高濃度の導電形不純物層が介在するように貼り合わせる工程と、半導体基板を裏面から薄膜化し低温で熱処理する工程と、前記高濃度の導電形不純物層をエッチングを用いて表面化する工程と、その後、還元性雰囲気中で熱処理し、前記導電形不純物層中の不純物濃度を低減させて、素子形成機能を向上させる工程とを備えた貼り合わせ基板の製造方法である。

請求項（抜粋）：

半導体基板と透明基板によって接着形成される貼り合わせ基板の製造方法において、少なくとも活性層側となる半導体基板は、低濃度の導電形不純物を有し、この半導体基板に高濃度の導電形不純物層を形成する工程と、前記半導体基板と透明基板の間に前記高濃度の導電形不純物層が介在するように貼り合わせる工程と、半導体基板を裏面から薄膜化し低温で熱処理する工程と、前記高濃度の導電形不純物層をエッチングを用いて表面化する工程と、その後、還元性雰囲気中で熱処理し、前記導電形不純物層中の不純物濃度を低減させて、素子形成機能を向上させる工程とを備えたことを特徴とする貼り合わせ基板の製造方法。

IPC (2件)：

H01L 27/12 ,  H01L 21/02

FI (2件)：

H01L 27/12 B ,  H01L 21/02 B