特許
J-GLOBAL ID：200903005505154379

信号処理装置

発明者：
立花 直孝

立花 直孝 について

, 
渡邊 孝志

渡邊 孝志 について

, 
小林 右治

小林 右治 について

, 
丸山 和宏

丸山 和宏 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平11-228851
公開番号（公開出願番号）：特開2001-053731
出願日： 1999年08月12日
公開日（公表日）： 2001年02月23日
要約：
【要約】【課題】 マザーボード上に搭載された複数のカード基板間で、容易な構成で、データをラッチするためのクロックの位相のばらつきを低減し、無調整で正確にデータをラッチ可能な信号処理装置を提供する。【解決手段】 マザーボードMB上で、カード基板からカード基板へデータを送信するとき、ゲートアレイ(CXD9057RあるいはCXD8900J)10,11を用いて、クロックCLOCKとデータdataとを同時に送信する。また、クロックCLOCKは、通常の74MHzレートの半分の37MHzにして、各カード基板のPLL回路で元の74MHzに変換する。これにより、マザーボードMB上の遅延と同じ遅延を持つクロックCLOCKを受信側で受信することができる。該クロックCLOCKで、データdataをラッチする。
請求項（抜粋）：
複数のカード基板をマザーボード上に装着し、カード基板間でデータを授受し、各種の信号処理を施す信号処理装置において、カード基板からカード基板へデータを送信するとき、該データとともに、データをラッチするためのクロックを同時に送信することを特徴とする信号処理装置。
IPC (2件)：
H04L 7/02 ,  H04N 5/268
FI (2件)：
H04L 7/02 Z ,  H04N 5/268
Fターム (11件)：
5C023AA11 ,  5C023AA13 ,  5C023BA15 ,  5C023CA03 ,  5C023EA13 ,  5K047AA01 ,  5K047DD02 ,  5K047FF02 ,  5K047GG01 ,  5K047KK04 ,  5K047MM36
引用特許：
審査官引用 (11件)
  • シリアル制御装置
    公報種別：公開公報   出願番号：特願平4-043649   出願人：ソニー株式会社
  • ディジタル通信システム
    公報種別：公開公報   出願番号：特願平7-041520   出願人：沖電気工業株式会社
  • 特開昭62-035731
全件表示

前のページに戻る

TOP

BOTTOM