特許
J-GLOBAL ID：200903005508194215
半導体メモリセルとその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-046459
公開番号（公開出願番号）：特開平5-251657
出願日： 1992年03月04日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 半導体メモリセルの蓄積電極を高くすることなくその表面積を大きくする。【構成】 P型シリコン基板1上に形成されたMOSトランジスタとビット線9上に形成された容量蓄積部において蓄積電極を形成する第1導電体膜11と第2導電体膜12の間にトンネル状の領域を形成し、その内側にも誘電体膜13-2と対向電極14-2を形成する。トンネル状の領域が横並びになっているために蓄積電極の高さを高くすることなく、表面積が増大し、蓄積容量が大きくなる。
請求項（抜粋）：
1つの絶縁ゲート電界効果トランジスタとこの絶縁ゲート電界効果トランジスタのソース・ドレイン領域の一方が容量蓄積部の下部電極に接続し、他方がビット線に接続することで構成される半導体メモリセルにおいて、前記容量蓄積部の下部電極が絶縁膜上に形成された第1導電体部と第2導電体部によって構成され、前記第1導電体部と第2導電体部の間にトンネル状の領域が横並びに形成され、このトンネル状の領域の内側も蓄積容量部として用いることを特徴とする半導体メモリセル。
IPC (2件)：
FI (2件)：
H01L 27/10 325 M
, H01L 27/10 325 C
