特許
J-GLOBAL ID：200903005514004037
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-149529
公開番号（公開出願番号）：特開平11-340823
出願日： 1998年05月29日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】 PLLカウンタの内部状態値つまり位相調整値を知る効果的な回路を有する情報処理装置を提供する。【解決手段】 本発明は、PLLカウンタを装置の通常のスキャンパス(ScanPath)に組み込むことによって、診断プロセッサを用いてPLLカウンタの内部状態値のスキャン読み出しを可能とし、PLL回路の状態を外部からモニタできるようにした。さらに、診断プロセッサを用いて前記PLLカウンタへのスキャン書き込みを行うことにより、LSI内と、それらLSI間と、LSIを含むCARD内と、それらCARD間の何れに対しても、クロック位相調整値の試験的修正を行うことを可能にする。
請求項（抜粋）：
基準クロックと内部クロックの位相の進みまたは遅れを調整するPLLカウンタを含むPLL回路を有する情報処理装置において、前記PLL回路に接続される診断プロセッサからのスキャンパスと、テストモード時に、スキャンモードとなって内部状態値を入出力するPLLカウンタと、テストモード時に、PLLカウンタのスキャン出力を選択する選択回路を有し、PLL回路の内部状態値を外部からモニタ及び修正することを特徴とする情報処理装置。
IPC (3件)：
H03L 7/095
, G01R 31/00
, H03L 7/06
H03L 7/08 B
, G01R 31/00
, H03L 7/06 J
