特許

J-GLOBAL ID：200903005515148490

IC試験装置のパターン発生装置

発明者： 福崎 正 ,  松本 秀明
出願人/特許権者： 日立電子エンジニアリング株式会社
代理人 (1件)： 飯塚 義仁
公報種別：公開公報
出願番号（国際出願番号）：特願平7-351906
公開番号（公開出願番号）：特開平9-178824
出願日： 1995年12月27日
公開日（公表日）： 1997年07月11日
要約：

【要約】 (修正有)【課題】 シーケンスコントロールメモリのアクセス速度の限界以上の速度でパターンデータを高速に発生できる。【解決手段】 シーケンスメモリ1は複数のシーケンス命令を記憶しており、シーケンスアドレス発生器2からのカウント値に応じたシーケンス命令を出力する。シーケンスアドレス発生器2はこのシーケンス命令に応じて低速動作クロックをカウントする。命令保持手段はシーケンスメモリ1から順次出力されるシーケンス命令をその出力順に記憶し、記憶しているものを並列的に出力する。選択手段は命令保持手段から並列的に出力されるシーケンス命令を記憶した順番で選択的に出力する。パターンアドレス発生器8は選択手段によって選択されたシーケンス命令に応じて高速動作クロックをカウントし、そのカウント値をパターンメモリ9に供給する。

請求項（抜粋）：

複数のシーケンス命令を記憶し、シーケンスメモリアドレスの入力に応じてそのシーケンスメモリアドレスに記憶しているシーケンス命令を出力するシーケンスコントロールメモリと、前記シーケンスコントロールメモリから出力される前記シーケンス命令を入力し、カウント値が前記シーケンス命令を実行すべきシーケンスメモリアドレスに達するまで、第1の動作クロックを第1の内蔵カウンタでカウントし、その第1の内蔵カウンタのカウント値を前記シーケンスメモリアドレスとして前記シーケンスコントロールメモリに出力し、前記第1の内蔵カウンタのカウント値が前記シーケンス命令を実行すべきシーケンスメモリアドレスに達した時点で前記シーケンス命令を実行して前記第1の内蔵カウンタのカウント値を制御するシーケンスメモリアドレス発生手段と、前記第1の動作クロックに同期して前記シーケンスコントロールメモリから順次出力されるシーケンス命令をその出力順に複数個分記憶し、記憶しているシーケンス命令を並列的に出力する命令保持手段と、前記命令保持手段から並列的に出力されている前記シーケンス命令を記憶された順番に選択的に出力する選択手段と、前記選択手段を介して前記シーケンス命令を入力し、カウント値が前記シーケンス命令を実行すべきパターンメモリアドレスに達するまで、前記第1の動作クロックよりも高速の第2の動作クロックを第2の内蔵カウンタでカウントし、そのカウント値をパターンメモリアドレスとして出力し、前記第2の内蔵カウンタのカウント値が前記選択手段を介して入力中のシーケンス命令を実行すべきパターンメモリアドレスに達した時点で前記シーケンス命令を実行して前記第2の内蔵カウンタのカウント値を制御するパターンメモリアドレス発生手段と、前記第2の内蔵カウンタのカウント値が前記シーケンス命令を実行すべきパターンメモリアドレスに達した時点で前記選択手段に次のシーケンス命令を選択するように指示する選択指示手段とを備えたことを特徴とするIC試験装置のパターン発生装置。