特許

J-GLOBAL ID：200903005518730689

補間処理装置、補間処理方法及び画像表示装置

発明者： 太田 章浩
出願人/特許権者： ソニー株式会社
代理人 (1件)： 多田 繁範
公報種別：公開公報
出願番号（国際出願番号）：特願平11-316468
公開番号（公開出願番号）：特開2001-134753
出願日： 1999年11月08日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】 本発明は、補間装置、補間方法及び画像表示装置に関し、例えばプログラマブルビデオDSPを用いたフォーマット変換に適用して、従来に比して簡易な処理によりフォーマット変換等の処理を実行することができるようにする。【解決手段】 本発明は、複数の要素プロセッサの動作を同時並列的に制御する構成において、各要素プロセッサに割り当てられた番号データにより各要素プロセッサがそれぞれ対応する重み付け係数を生成するように制御し、また例えば1ライン分の画像データを各要素プロセッサに順次入力して処理する場合に、ライン数等の位置情報を変数として使用した各ラインで同一の演算処理により補間処理する。

請求項（抜粋）：

順次入力される入力データをそれぞれ演算処理する複数の要素プロセッサと、前記各要素プロセッサを共通に制御する制御手段とを備え、前記入力データを所定の重み付け係数により重み付け加算処理することにより、前記入力データを補間処理する補間処理装置において、前記要素プロセッサは、各々が、少なくとも演算処理過程のデータを一時保持するメモリを有し、前記メモリに前記入力データの順序に対応した番号データが割り当てられ、前記制御手段は、前記番号データに基づく演算処理によりそれぞれ対応する前記重み付け係数を生成して重み付け加算処理するように、前記複数の要素プロセッサを制御することを特徴とする補間処理装置。

IPC (9件)：

G06T 3/40 ,  G06T 1/20 ,  G09G 3/20 650 ,  G09G 3/34 ,  G09G 3/36 ,  H04N 1/387 101 ,  H04N 5/262 ,  H04N 5/66 ,  H04N 7/01

FI (9件)：

G09G 3/20 650 C ,  G09G 3/34 D ,  G09G 3/36 ,  H04N 1/387 101 ,  H04N 5/262 ,  H04N 5/66 Z ,  H04N 7/01 Z ,  G06F 15/66 355 C ,  G06F 15/66 K

Fターム (53件)：

5B057AA20 ,  5B057BA21 ,  5B057CA16 ,  5B057CB16 ,  5B057CD06 ,  5B057CD09 ,  5B057CH02 ,  5B057CH11 ,  5C006AA11 ,  5C006AB01 ,  5C006AC24 ,  5C006AF01 ,  5C006AF42 ,  5C006AF47 ,  5C006BB11 ,  5C006BC16 ,  5C006BF02 ,  5C006FA41 ,  5C006FA51 ,  5C023AA02 ,  5C023AA38 ,  5C023CA02 ,  5C023CA05 ,  5C023DA08 ,  5C058AA06 ,  5C058BA27 ,  5C058BB17 ,  5C058BB19 ,  5C063BA09 ,  5C063CA01 ,  5C063CA34 ,  5C076AA21 ,  5C076BA03 ,  5C076BA04 ,  5C076BB04 ,  5C076BB25 ,  5C076CA12 ,  5C080AA10 ,  5C080AA18 ,  5C080BB05 ,  5C080DD01 ,  5C080DD07 ,  5C080DD22 ,  5C080DD30 ,  5C080EE21 ,  5C080EE26 ,  5C080FF09 ,  5C080GG02 ,  5C080GG09 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ05 ,  5C080JJ07