特許
J-GLOBAL ID：200903005521534017
プリンタ装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-296341
公開番号（公開出願番号）：特開平7-152678
出願日： 1993年11月26日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】本発明は、パラレルインターフェイスを介して入力されるバイト単位のデータを複数バイト毎に纏めて同時転送する構成としたことを特徴とする。【構成】ホスト側装置からのデータを受信するための制御を行なうパラレルインターフェイスコントローラ16と、パラレルインターフェイスのバス幅よりも大きいプリンタコントローラのデータバス幅分のバイト数を有するデータラッチ回路11と、このデータラッチ回路11にラッチされたデータをプリンタ装置がもつ内部のメモリ12に転送するDMAコントローラ19とを有し、上記データラッチ回路11にデータが全てラッチされたら直ちに内部のメモリ12にDMAデータ転送を行なう機能を備えて、パラレルインターフェイスを介し入力されるデータの転送に伴う内部データバスの占有率を低減させることを特徴とする。
請求項（抜粋）：
ホスト側装置よりパラレルインターフェイスを介して受けた印刷データを内部のメモリに貯え、所定の印刷単位で印刷出力するプリンタ装置に於いて、ホスト側装置のデータ転送単位の複数倍のデータビット幅をもつ印刷データのラッチ回路、及び内部のデータ転送バスと、上記ホスト側装置より受けた印刷データをその都度上記ラッチ回路の空き領域にラッチし、ラッチ回路の全ラッチ状態を含む所定の条件下で上記内部のメモリへ転送要求を出すデータ転送制御手段と、上記転送要求に従い上記ラッチ回路にラッチされたデータを上記内部のデータ転送バスを介して上記内部のメモリに転送制御するDMAコントローラとを具備してなることを特徴とするプリンタ装置。
IPC (4件)：
G06F 13/12 340
, B41J 5/30
, G06F 3/12
, G06F 13/28 310
