特許

J-GLOBAL ID：200903005524120345

半導体装置の製造方法

発明者： 青木 基晋 ,  竹澤 浩義 ,  馬場 浩佐 ,  小西 芳広 ,  小島 徹也
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2001-131295
公開番号（公開出願番号）：特開2002-329869
出願日： 2001年04月27日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 プラズマCVD法でSiNx膜とa-Si膜とがゲート絶縁膜及び半導体層として連続的に形成されてなるa-Si TFTは優れたオン抵抗,オフ抵抗を有するが、製造過程において半導体層に混入するフッ素がオン抵抗,オフ抵抗を劣化させる原因となる。そこで、半導体層の膜質を改善し、優れた信頼性を有するa-Si TFTの製造方法を提供する。【解決手段】 プラズマCVD法で作製される半導体層のフッ素含有量を1.0×1019(atoms/cm3)以下の小さな値を有するように作製する。この半導体層の膜質の改善により、ゲート絶縁膜との界面付近の膜質を良化し、トラップ準位が少ないことに起因して、Vtシフト量の少ない優れた特性のa-Si TFTを提供することができる。

請求項（抜粋）：

基板の一主面上に、シリコン窒化膜からなる絶縁膜と半導体層とが互いに接するように積層されて一部の構成体が形成される半導体装置の製造において、前記半導体層のフッ素含有量が1.0×1019(atoms/cm3)以下になるようにしたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  G02F 1/1368 ,  H01L 21/205

FI (3件)：

G02F 1/1368 ,  H01L 21/205 ,  H01L 29/78 618 G

Fターム (37件)：

2H092JA28 ,  2H092JA34 ,  2H092MA08 ,  2H092NA22 ,  5F045AA08 ,  5F045AB04 ,  5F045AB33 ,  5F045CA15 ,  5F045DA59 ,  5F045EB06 ,  5F045EH13 ,  5F045HA22 ,  5F110AA14 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110FF03 ,  5F110FF30 ,  5F110FF35 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110GG28 ,  5F110GG29 ,  5F110GG33 ,  5F110GG34 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK35 ,  5F110QQ09