特許

J-GLOBAL ID：200903005525104041

半導体装置の製造方法

発明者： 松浦 誠司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-336112
公開番号（公開出願番号）：特開2003-142546
出願日： 2001年11月01日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】半導体基板を切断して断面解析することなくホール内の膜厚等の局所膜厚を測定し、かつ当該局所膜厚を所定の膜厚に形成することが可能な半導体装置の製造方法を提供する。【解決手段】 層間絶縁膜2に開口されたホールH内に薄膜3を形成する工程を含む半導体装置の製造方法において、予めホールを開口した半導体基板の表面に薄膜を形成し、当該ホールに対する断面解析からホール内の膜厚を測定して平坦膜厚に対する局所膜厚の相関であるフィリング率特性(実線A)を求めておく。断面解析が困難なホールに対しては前記フィリング率が100%になるときの平坦膜厚と、断面解析により求めたフィリング率特性(実線A)との比例関係に基づいて、当該ホールにおけるフィリング率特性(破線B)を求め、かつそのフィリング特性から当該ホールにおける局所膜厚を求める。

請求項（抜粋）：

半導体基板上に開口されたホール内に薄膜を形成する工程を含む半導体装置の製造方法において、予めホールを開口した半導体基板の表面に薄膜を形成し、当該ホールに対する断面解析からホール内の膜厚を測定して平坦膜厚(半導体基板の平坦面の膜厚)に対する局所膜厚(ホール内の膜厚)の相関であるフィリング率特性を求めておき、半導体基板上に開口した目的とするホール内に形成した薄膜の局所膜厚を断面解析することなく前記フィリング率特性に基づいて測定する工程を含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/66 ,  H01L 21/3205

FI (2件)：

H01L 21/66 P ,  H01L 21/88 Z

Fターム (10件)：

4M106AA01 ,  4M106AA20 ,  4M106BA20 ,  4M106CA48 ,  4M106DB05 ,  4M106DJ40 ,  5F033MM02 ,  5F033QQ37 ,  5F033UU07 ,  5F033XX37