特許
J-GLOBAL ID：200903005530685320
半導体スイッチ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-341831
公開番号（公開出願番号）：特開平6-197522
出願日： 1992年12月22日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 本発明は、半導体素子を直列接続して成る半導体スイッチにおいて、タ-ンオンのバラツキにより過渡的な過電圧による素子破壊を防止することを目的とする。【構成】 半導体素子を直列接続し、総合制御装置からの制御信号に応じて動作する個別制御回路によって駆動される半導体スイッチ装置において、前記個別制御回路を動作させる制御信号のタイミングを調整可能な可変遅延回路と、各半導体素子に並列に接続されたスナバ回路の電流を半導体素子のオン時に検出する電流検出手段と、これら電流検出手段からの検出信号と前記総合制御装置からの基準信号のタイミングを比較し前記基準信号と各検出信号間に時間差が検出された場合その時間差を補正した遅延時間に変更して該当する可変遅延回路にそれぞれ指令する遅延時間制御装置を設けたことを特徴とする半導体スイッチ装置。
請求項（抜粋）：
複数個の半導体素子を直列或いは直並列接続し、総合制御装置からの制御信号に応じて動作する個別制御回路からの駆動信号により半導体素子を駆動する半導体スイッチ装置において、前記個別制御回路を動作させる制御信号のタイミングを調整可能な可変遅延回路と、各半導体素子に並列に接続された分圧回路のタ-ンオン時の電流を検出する電流検出手段と、これら電流検出手段からの検出信号と前記総合制御装置からの基準信号のタイミングを比較し前記基準信号と各検出信号間に時間差が検出された場合その時間差を補正した遅延時間に変更して該当する可変遅延回路にそれぞれ指令する遅延時間制御装置を設けたことを特徴とする半導体スイッチ装置。
IPC (3件)：
H02M 1/088
, H02M 1/00
, H02M 1/08 341
