半導体装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-075269
公開番号（公開出願番号）：特開2001-265011
出願日： 2000年03月17日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】半導体装置の素子電極や配線のパターン精度を好適に維持しつつ、その微細化を促進する半導体装置の製造方法を提供する。【解決手段】ポリシリコン膜3’の上方に有機系の反射防止膜4を成膜する。次に、反射防止膜4の上方にレジストを成膜し、リソグラフィ技術によってレジストパターン5を形成する。レジストパターン5をマスクとして反射防止膜4をエッチングした後、レジストパターン5とエッチングされた反射防止膜4とにリンイオンを注入する。

請求項（抜粋）：

有機系の反射防止膜の上方に形成されたレジストをリソグラフィ技術を用いてパターニングし、その後前記反射防止膜をエッチングにてパターニングした後、イオンを注入することにより前記レジストと前記反射防止膜とを収縮させることを特徴とする半導体装置の製造方法。

IPC (5件)：

G03F 7/40 511 , H01L 21/28 , H01L 21/027 , H01L 21/3065 , H01L 21/3213

FI (5件)：

G03F 7/40 511 , H01L 21/28 E , H01L 21/30 570 , H01L 21/302 J , H01L 21/88 C

Fターム (43件)：

2H096AA25 , 2H096EA03 , 2H096EA04 , 2H096HA23 , 2H096HA24 , 2H096HA30 , 2H096JA04 , 4M104AA01 , 4M104AA02 , 4M104AA05 , 4M104AA06 , 4M104BB01 , 4M104CC05 , 4M104DD63 , 4M104DD71 , 4M104DD81 , 4M104HH14 , 5F004AA04 , 5F004DA26 , 5F004DB26 , 5F004EA02 , 5F004EA22 , 5F004EA37 , 5F004FA02 , 5F033GG00 , 5F033GG02 , 5F033HH04 , 5F033QQ01 , 5F033QQ04 , 5F033QQ08 , 5F033QQ09 , 5F033QQ12 , 5F033QQ26 , 5F033QQ35 , 5F033QQ57 , 5F033QQ59 , 5F033QQ61 , 5F033QQ65 , 5F033VV06 , 5F033XX03 , 5F046AA17 , 5F046AA28 , 5F046PA07

引用特許：

審査官引用 (6件)

レジストマスクの形成方法
公報種別：公開公報出願番号：特願平6-160839 出願人：日本鋼管株式会社
エッチング方法及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-203473 出願人：三洋電機株式会社
パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-176598 出願人：ソニー株式会社

全件表示

前のページに戻る