自動利得制御回路およびその方法、並びにそれらを用いた復調装置

発明者： , , , , , , ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-190994
公開番号（公開出願番号）：特開2003-008676
出願日： 2001年06月25日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】高速かつ正確なレベル補足が可能で、誤りの発生を防止でき、システムの崩壊を防止できる自動利得制御回路およびその方法、復調装置を提供する。【解決手段】バースト検出開始用トリガ信号を受けると、最大値もって増幅するように利得制御信号を自動利得制御増幅部211に出力し、バースト検出部により第1のバースト同期検出信号を受けると、受信信号電力観測部202で検出された受信信号電力値に基づいて第2の利得を計算し、第2の利得をもって増幅するように利得制御信号を自動利得制御増幅部211に出力し、第2の利得で増幅されたディジタル受信信号を受けて積分し受信信号電力値を求め、バースト検出部により第2のバースト同期検出信号を受けると、求めた受信信号電力値に基づいて第3の利得を計算し、第3の利得をもって増幅するように利得制御信号を自動利得制御増幅部211に出力する増幅利得制御部211を設ける。

請求項（抜粋）：

データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第1の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第2の利得を計算し、当該第2の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第2の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第3の利得を計算し、当該第3の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路。

IPC (3件)：

H04L 27/38 , H04B 1/16 , H04J 11/00

FI (3件)：

H04B 1/16 R , H04J 11/00 Z , H04L 27/00 G

Fターム (7件)：

5K004AA06 , 5K004GC00 , 5K022DD01 , 5K022DD31 , 5K061AA04 , 5K061CC52 , 5K061JJ24

前のページに戻る