特許

J-GLOBAL ID：200903005616625958

半導体装置の製造方法

発明者： 渡部 司 ,  土田 一美
出願人/特許権者： セイコーエプソン株式会社 ,  アプライドマテリアルズジャパン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-007012
公開番号（公開出願番号）：特開2001-196377
出願日： 2000年01月14日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】 Tiを含む膜上にFとTiの反応物の成長を抑えることができる半導体装置の製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、TiN膜4上にSiO2膜を形成する工程と、フッ素系のエッチングガスを用いてSiO2膜をエッチングすることにより、前記TiN膜4の少なくとも一部を露出させる工程と、露出したTiN膜4上に被覆膜21を形成する工程と、前記被覆膜21を大気に晒す工程と、を具備するものである。これにより、Tiを含む膜上にFとTiの反応物の成長を抑えることができる。

請求項（抜粋）：

Tiを含む膜上に被エッチング膜を形成する工程と、フッ素系のエッチングガスを用いて前記被エッチング膜をエッチングすることにより、前記Tiを含む膜の少なくとも一部を露出させる工程と、露出したTiを含む膜上に被覆膜を形成する工程と、前記被覆膜を大気に晒す工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/3065

FI (3件)：

H01L 21/28 301 R ,  H01L 21/88 N ,  H01L 21/302 F

Fターム (35件)：

4M104BB02 ,  4M104BB30 ,  4M104DD65 ,  4M104DD71 ,  4M104FF13 ,  4M104HH20 ,  5F004AA08 ,  5F004BB13 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA11 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB03 ,  5F004DB12 ,  5F004EA23 ,  5F033HH09 ,  5F033HH33 ,  5F033MM08 ,  5F033PP15 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ28 ,  5F033RR04 ,  5F033RR06 ,  5F033WW02 ,  5F033XX31