特許
J-GLOBAL ID:200903005641332507
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (6件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-360727
公開番号(公開出願番号):特開2005-129568
出願日: 2003年10月21日
公開日(公表日): 2005年05月19日
要約:
【課題】パターン間のスペースの縮小を図る。【解決手段】半導体装置は、第1の下端部17bとこの第1の下端部17bよりも突出する第1の上端部17aとを有する第1の配線層14aと、第2の下端部18bとこの第2の下端部18bよりも突出する第2の上端部18aとを有し、第2の上端部18aは第1の上端部17aと第1の間隔Xを有して向かい合い、第2の下端部18bは第1の下端部17bと第1の間隔Xよりも大きな第2の間隔Yを有して向かい合う第2の配線層14bとを具備する。【選択図】 図2
請求項(抜粋):
第1の下端部とこの第1の下端部よりも突出する第1の上端部とを有する第1の配線層と、
第2の下端部とこの第2の下端部よりも突出する第2の上端部とを有し、前記第2の上端部は前記第1の上端部と第1の間隔を有して向かい合い、前記第2の下端部は前記第1の下端部と前記第1の間隔よりも大きな第2の間隔を有して向かい合う第2の配線層と
を具備することを特徴とする半導体装置。
IPC (6件):
H01L21/8244
, H01L21/28
, H01L21/3205
, H01L21/768
, H01L27/11
, H01L29/417
FI (6件):
H01L27/10 381
, H01L21/28 301D
, H01L21/28 301S
, H01L29/50 M
, H01L21/88 Q
, H01L21/90 A
Fターム (67件):
4M104AA01
, 4M104BB01
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB25
, 4M104BB26
, 4M104BB27
, 4M104BB28
, 4M104BB40
, 4M104CC01
, 4M104CC05
, 4M104DD03
, 4M104DD04
, 4M104DD26
, 4M104DD65
, 4M104DD66
, 4M104DD78
, 4M104DD84
, 4M104FF14
, 4M104FF30
, 4M104GG16
, 4M104HH12
, 4M104HH14
, 5F033HH04
, 5F033HH25
, 5F033HH27
, 5F033HH28
, 5F033HH29
, 5F033HH30
, 5F033JJ01
, 5F033JJ25
, 5F033JJ27
, 5F033JJ28
, 5F033JJ29
, 5F033JJ30
, 5F033KK01
, 5F033KK25
, 5F033KK27
, 5F033KK28
, 5F033KK29
, 5F033KK30
, 5F033LL04
, 5F033MM07
, 5F033NN12
, 5F033QQ08
, 5F033QQ09
, 5F033QQ13
, 5F033QQ16
, 5F033QQ31
, 5F033QQ58
, 5F033QQ59
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033VV16
, 5F033XX01
, 5F033XX03
, 5F083BS00
, 5F083BS47
, 5F083BS48
, 5F083JA32
, 5F083JA35
, 5F083JA39
, 5F083MA01
, 5F083MA16
, 5F083PR05
前のページに戻る