MIS型電界効果トランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：薄田利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-196774
公開番号（公開出願番号）：特開平5-190845
出願日： 1983年04月01日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】オフセット構造を有するMOSトランジスタの実効チャネルコンダクタンスの低下を防止する。【構成】ゲート電極の側部上に、二酸化シリコンよりも比誘電率が高い材料からなる側壁膜を設ける。【効果】ゲートからのフリンジ容量によりソース、ドレインの低不純物拡散層の表面へのゲート電圧への影響を高め、実効伝達コンダクタンスを高くできる。

請求項（抜粋）：

第1導電型を有する半導体基板の表面領域内に所定の間隔を介して形成された上記第1導電型とは逆の第2導電型を有する複数の第1の不純物ドープ領域と、当該第1の不純物ドープ領域内に上記半導体基板の表面に接してそれぞれ形成された上記第2導電型を有し、上記第1の不純物ド-プ領域よりも高い不純物濃度を有する第2の不純物ドープ領域と、隣り合う上記第1の不純物ドープ領域の間の上記半導体基板の表面上に絶縁膜を介して形成されたゲート電極と、当該ゲート電極の側部上に形成された側壁膜を具備し、当該側壁膜は二酸化シリコンよりも比誘電率が大きい材料からなる膜であることを特徴とするMIS型電界効果トランジスタ。

IPC (2件)：

H01L 29/784 , H01L 21/336

FI (2件)：

H01L 29/78 301 G , H01L 29/78 301 P

引用特許：

審査官引用 (2件)

特開昭57-106169
特開昭57-159066

前のページに戻る