特許
J-GLOBAL ID：200903005672063725
画像処理装置および画像処理方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-208888
公開番号（公開出願番号）：特開平9-055957
出願日： 1995年08月16日
公開日（公表日）： 1997年02月25日
要約：
【要約】【課題】ハードウェアの回路規模を削減するとともに処理速度を向上する。【解決手段】G変換部6が、R,Gの各々の変換用色差Crの乗数の各ビット列共通の部分ビット列対応の途中計算結果SRを第1の所定ビット数分シフトして部分積MRを生成する部分積生成回路71と、B,Gの各々の変換用色差Cbの乗数の各ビット列共通の部分ビット列対応の途中計算結果SBを所定ビット数分シフトして部分積MBを生成する部分積生成回路71とを備える。
請求項（抜粋）：
2進化乗数の各ビット値に対応して2進化被乗数である入力データをビットシフトして累算する固定係数乗算を用い第1の色差信号と第1の乗数との第1の積を生成する第1の乗算手段を有する第1の変換手段と、第2の色差信号と第2の乗数との第2の積を生成する第2の乗算手段を有する第2の変換手段と、前記第1の色差信号と第3の乗数との第3の積および前記第2の色差信号と第4の乗数との第4の積をそれぞれ生成する第3および第4の乗算手段とを有する第3の変換手段とを備え、それぞれ2進化した輝度信号と前記第1,第2の色差信号とから成る第1の画像データを第1,第2および第3の色信号から成る第2の画像データに変換する画像処理装置において、前記第3の乗算手段が、前記第1の積の前記第1,第3の乗数の各々のビット列の共通部分である第1の部分ビット列対応の第1の途中積を第1の所定ビット数分シフトして前記第3の積を生成する第3の積生成手段を備え、前記第4の乗算手段が、前記第2の積の前記第2,第4の乗数の各々のビット列の共通部分である第2の部分ビット列対応の第2の途中積を第2の所定ビット数分シフトして前記第4の積を生成する第4の積生成手段を備えることを特徴とする画像処理装置。
IPC (2件)：
FI (2件)：
H04N 9/67 B
, H04N 11/04 D
