特許

J-GLOBAL ID：200903005673048274

半導体装置の製造方法

発明者： 宮本 秀信
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-317004
公開番号（公開出願番号）：特開平6-163684
出願日： 1992年11月26日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】絶縁膜の充填が容易で、かつ、ゲート電極の加工が容易な素子分離溝の形成法を提供する。【構成】全面に形成したポリシリコン膜104の素子分離溝が形成される領域をエッチング除去し、その側面が逆テーパーとなるポリシリコン膜104aを形成する。ポリシリコン膜104aの側面にサイドウォール酸化膜106を形成し、素子分離溝108を形成する。全面にタングステンシリサイド膜110を形成した後、ゲート電極配線のパターンにエッチングし、ポリシリコン膜104bを含んだポリサイド構造のゲート電極を形成する。

請求項（抜粋）：

P型のシリコン基板表面の第1の素子分離領域となる領域にフィールド酸化膜を形成し、前記シリコン基板表面の第2の素子分離領域である素子分離溝が形成される領域,並びにMOSトランジスタが形成される領域に、ゲート酸化膜を形成する工程と、全面にN型の第1のポリシリコン膜を形成し、全面にマスク酸化膜を形成する工程と、前記第2の素子分離領域に開口部を有する第1にレジスト膜をマスクにして、前記マスク酸化膜をエッチングし、前記第1のポリシリコン膜をその側面が逆テーパーになるまでエッチングをする工程と、前記第1のレジスト膜を除去し、全面にノンドープドシリコン酸化膜を形成し、該ノンドープドシリコン酸化膜をエッチバックして前記マスク酸化膜並びに前記第1のポリシリコン膜の側面に該ノンドープドシリコン酸化膜からなるサイドウォール酸化膜を形成する工程と、前記マスク酸化膜並びに前記サイドウォール酸化膜をマスクにした前記シリコン基板のエッチングにより、前記シリコン基板表面の前記第2の素子分離領域が形成される領域に素子分離溝を形成する工程と、全面にBSG膜を形成し、少なくとも燐を含んだドープドシリコン酸化膜を形成し、熱処理により該ドープドシリコン酸化膜をリフローする工程と、前記第1のポリシリコン膜の上面が完全に露出するまで、シリコン酸化膜のエッチバックを行なう工程と、全面に高融点金属シリサイド膜を形成し、ゲート電極配線のパターンを有する第2のレジスト膜をマスクにして該高融点金属シリサイド膜をエッチングし、前記第1のポリシリコン膜を異方性エッチングする工程と、前記第2のレジスト膜を剥離し、N型の不純物の導入により前記シリコン基板表面にソース,ドレイン領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/76 ,  H01L 21/316

引用特許：

審査官引用 (4件)

• 特開昭61-164238
  
• 特開平3-126255
  
• 特開平1-144665
  
• 特開昭61-059852