特許

J-GLOBAL ID：200903005684766268

半導体メモリ

発明者： 横溝 幸一
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平4-123857
公開番号（公開出願番号）：特開平5-325555
出願日： 1992年05月15日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 BiCMOS技術によるSTRAMをパイプライン構成で実現し、読出し処理速度の高速化を図る。【構成】 所定のレベルに増幅されたメモリセルからの相補読出し信号がエミッタフォロア回路160,170によって伝達されると、その動作途中の読出し信号が差動増幅器200によって一時的に保持される。差動増幅器310,320では、所定の時間、動作状態となってエミッタフォロア回路160,170の出力をCMOS論理レベルに増幅する。この出力は、所定の時間、フリップフロップ回路400で保持される。

請求項（抜粋）：

メモリセルからの相補読出し信号を所定のレベルに増幅する読出し回路を備えた半導体メモリにおいて、前記読出し回路は、前記所定のレベルに増幅されたメモリセルからの相補読出し信号を伝達する第1および第2のエミッタフォロア回路と、前記第1および第2のエミッタフォロア回路に対して帰還接続され、第1の制御信号に基づき所定の時間動作状態となって前記第1および第2のエミッタフォロア回路の出力状態を保持する第1の差動増幅器と、第2の制御信号に基づき所定の時間動作状態となって前記第1および第2のエミッタフォロア回路の出力をCMOS論理レベルに増幅する第2の差動増幅器と、第3の制御信号に基づき所定の時間動作状態となって前記第2の差動増幅器の出力状態を保持するフリップフロップ回路とを、備えたことを特徴とする半導体メモリ。

引用特許：

審査官引用 (3件)

• 特開昭61-246993
  
• 特開平2-003175
  
• 特開昭62-226498