特許
J-GLOBAL ID：200903005693339046
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-215074
公開番号（公開出願番号）：特開平11-067752
出願日： 1997年08月08日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 LOCOS法によって素子分離酸化膜を形成する際、素子分離酸化膜のバーズビーク長が長くなると素子形成領域が縮小されてしまい、半導体集積回路の高集積化が図れないという問題点があった。【解決手段】 シリコン基板1にNOガスによる直接アニールを施すことにより全面に窒化酸化膜8を薄く形成し、オキシナイトライド膜2,シリコン窒化膜3を順次堆積させる。シリコン窒化膜3,オキシナイトライド膜2および窒化酸化膜8さらにシリコン基板1をエッチングして所定の溝4形状にパターニングを行った後、LOCOS酸化を行う。【効果】 バーズビーク長の抑制ができ、半導体装置の高集積化が図れる。
請求項（抜粋）：
シリコン基板をNOガスでアニールすることにより上記シリコン基板上に窒化酸化膜を形成する工程と、上記窒化酸化膜上にオキシナイトライド膜およびシリコン窒化膜を順次積層する工程と、写真製版およびエッチング技術を施すことにより上記シリコン窒化膜と上記オキシナイトライド膜と上記窒化酸化膜とをパターニングする工程と、パターニングされた上記シリコン窒化膜,オキシナイトライド膜および窒化酸化膜をマスクとして上記シリコン基板に溝を形成する工程と、パターニングされた上記シリコン窒化膜をマスクとして選択酸化することにより上記溝内に素子分離酸化膜を形成する工程とを備えた半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/94 A
, H01L 21/76 M
