半導体記憶装置およびその製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-006026
公開番号（公開出願番号）：特開2007-189063
出願日： 2006年01月13日
公開日（公表日）： 2007年07月26日
要約：

【課題】プロセスマージンの拡大が図られる半導体記憶装置と、その製造方法を提供する。【解決手段】メモリゲート配線7b等を構成するポリシリコン膜は、制御ゲート配線5bの一方の側面上に位置する部分からその制御ゲート配線5bが位置する側とは反対の側に向かって延在する部分が形成され、その部分がパッド部7cとされる。そのパッド部7cを露出するようにコンタクトホール15aが形成されている。制御ゲート配線5bの一方の側面上に位置するポリシリコン膜の部分の高さH2は制御ゲート配線5bの高さH1以下とされて、メモリゲート配線7b等を構成するポリシリコン膜が制御ゲート配線5bと平面的に重ならないようにされている。【選択図】図3

請求項（抜粋）：

半導体基板の表面上に、所定の高さと両側面を有して第1の方向に延在するように形成された第1導電体部と、前記第1導電体部の前記両側面のうちの一方の側面上に、前記第1導電体部と電気的に分離されるように形成された第2導電体部と、前記第1導電体部および前記第2導電体部を覆うように前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜を貫通するように形成されたコンタクト部材とを有し、前記第2導電体部は、前記第1導電体部の前記一方の側面上に位置する部分から前記第1導電体部が位置する側とは反対の側に向かって延在し、前記コンタクト部材が接触して前記第2導電体部に所定の電圧を印加する第1突出部を備え、前記一方の側面上に位置する前記第2導電体部の部分の高さは、前記第2導電体部が前記第1導電体部と平面的に重ならないように、前記第1導電体部の前記高さ以下とされた、半導体記憶装置。

IPC (4件)：

H01L 21/824 , H01L 29/792 , H01L 29/788 , H01L 27/115

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (31件)：

5F083EP18 , 5F083EP22 , 5F083EP36 , 5F083EP63 , 5F083EP68 , 5F083ER02 , 5F083ER30 , 5F083GA27 , 5F083JA35 , 5F083JA53 , 5F083KA05 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083LA21 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083NA01 , 5F083PR21 , 5F083PR40 , 5F101BA45 , 5F101BB02 , 5F101BC11 , 5F101BD07 , 5F101BD22 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BH02 , 5F101BH13

引用特許：

出願人引用 (1件)

不揮発性半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願2002-352040 出願人：株式会社ルネサステクノロジ

前のページに戻る