特許
J-GLOBAL ID：200903005706938823
波形等化装置と可変遅延型トランスバーサルフィルタ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-308541
公開番号（公開出願番号）：特開平6-164983
出願日： 1992年11月18日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 MUSE,NTSC方式等テレビジョン信号の伝送において発生する伝送歪を補正する装置に関し、トランスバーサルフィルタのセンタータップ位置を変更しても装置を再構成の必要がない波形等化装置を提供することを目的とする。【構成】 テレビジョン信号に重畳された基準信号を記憶する波形メモリ7と、記憶された基準信号を用いて波形等化演算処理を行なうCPU6と、CPU6からの制御によってタップ係数の制御が可能なトランスバーサルフィルタ4と、テレビジョン信号の遅延量を変更可能な可変遅延回路2と、トランスバーサルフィルタ4と可変遅延回路2の出力を加算する加算回路3と、加算回路3の出力を遅延させる遅延補正回路30と、可変遅延回路2の遅延量と遅延補正回路30の遅延量を制御する遅延制御回路5とを備えた構成である。
請求項（抜粋）：
テレビジョン信号に重畳された基準信号を記憶する波形メモリと、前記波形メモリに記憶された基準信号を用いて波形等化演算処理を行なうCPUと、前記CPUからの制御によってタップ係数の制御が可能なトランスバーサルフィルタと、前記テレビジョン信号の遅延量を変更可能な可変遅延回路と、前記トランスバーサルフィルタと前記可変遅延回路の出力を加算する加算回路と、前記加算回路の出力を遅延させる遅延補正回路と、前記可変遅延回路の遅延量と前記遅延補正回路の遅延量を制御する遅延制御回路とを備えたことを特徴とする波形等化装置。
IPC (5件)：
H04N 5/14
, H03H 15/00
, H03H 17/00
, H03H 17/02
, H04N 5/205
