特許
J-GLOBAL ID:200903005724112088

不揮発性半導体記憶装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-249643
公開番号(公開出願番号):特開平7-106447
出願日: 1993年10月06日
公開日(公表日): 1995年04月21日
要約:
【要約】【目的】ブロック選択用トランジスタを有する不揮発性半導体記憶装置において、製造工程数の増大も選択ゲートと浮遊ゲートの接続に必要なコンタクトホールによる選択ゲートの面積の増大も伴わない選択用トランジスタの構造。【構成】ブロック選択用トランジスタSTa1,STa2の構造をメモリセルM11a〜M14aと同一の構造にし、しかもこれらのトランジスタのソースおよびドレインは、低濃度と高濃度の不純物拡散層をもつLDD構造とする。その結果、工程数の増大が避けられ、浮遊ゲート電極と制御ゲート電極を接続した(メモリセルと似た)構造のトランジスタを用いる場合のように、接続するためのコンタクトホールの形成に伴うゲート電極の面積の増大も避けることが出来、工程の簡略化も可能となる。
請求項(抜粋):
複数の行線と複数の副列線との交差位置にそれぞれ対応して配置された記憶素子を有する複数のブロックと、前記各ブロックの副列線とそれぞれ選択用トランジスタを介して接続される主列線とを含む不揮発性半導体記憶装置において、前記記憶素子および選択用トランジスタがいずれも浮遊ゲート電極と制御ゲート電極とを有し、少なくとも前記選択用トランジスタのドレイン領域がチャネル側に低濃度不純物拡散層を配したLDD構造を有していることを特徴とする不揮発性半導体記憶装置。
IPC (4件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件):
H01L 29/78 371 ,  H01L 27/10 434
引用特許:
審査官引用 (3件)
  • 特開昭62-113478
  • 特開平4-208566
  • 特開平2-246279

前のページに戻る